科技成果

阅读数: 1009

成果名称: 复杂可编程逻辑器件

成果登记号: 9612023Y1814

第一完成单位: 西安智多晶微电子有限公司

联 系 人: 瞿瑞琦

成果类型: 应用技术

成果体现形式 : 新工艺

技术领域: 电子信息

应用行业: 制造业

学科分类: 集成电路技术(510.3040)

应用状态: 产业化应用

完成人: 程显志,贾红,陈维新,韦嶔

成果简介:

Seal(海豹)5000 系列 FPGA 器件,采用了业界领先的低功耗、高性能的 28nm 工艺制程。采用先进的 LUT6 逻辑架构,同时将 DDR2/DDR3 硬核控制器及高速串行接口(serdes)集成在芯片内部,使系统设计师在降低成本的同时又能够满足不断增长的高性能应用要求。对无线和有线通信、工业控制、图像处理、人工智能、数据处理中心及云信息等行业中的低功耗,高性能的大小型应用,本系列 FPGA 无疑是最理想的选择。

本系列 FPGA 的核心构架由六输入查找表(LUTs)、逻辑单元存储器模块, 加法器,乘法器和分布式存储器/移位寄存器构成。嵌入式存储器模块具有18或36Kbit的SRAM存储器。可以把嵌入式存储器模块配置成单端口、伪双端口、真双端口RAM以及FIFO缓冲器或者 ROM。每片嵌入式乘法器模块可以在单一模块中实现一个25x18 或两个 18x18或4个9×9乘法器,本系列FPGA器件的I/O功能是由许多低成本应用中的多样化I/O标准所驱动的, 大幅度提高了I/O的性能要求,可以轻松、灵活地容纳您的主模块设计,并支持可编程总线 保持、可编程上或下拉电阻、可编程延迟、可编程驱动能力、可编程斜率控制,热插拔和片 内可调差分阻抗(OCT)。本系列FPGA的器件有多个PLL和DLL以及全局和边沿时钟网 络,提供可靠、有效且低偏斜和高速度的时钟管理。您可以在HqFpga软件中对PLL、Block RAM可进行重配置并调节时钟频率或相位移。本系列FPGA支持SDR、DDR1/2/3等接口。接口可能位于器件的一个或多个I/O模块(I/O bank),以实现更灵活的电路板设计。另提供DDR2/3硬核控制器提供更快速DDR存储器应用。智多晶提供不同PHY接IP如Video7:1, 与顾客定制的控制器或智多晶提供的控制器一起使用, 提升与优化更全面的系统设计。本系列FPGA 提供多个硬核IPs如MCU、ADC和高速 SerDes等等,配合不同的设计应用。外部主机通过JTAG访问端口,被动串行(PS)端口或主动串行(AS)端口进行配置本系列FPGA,或利用额外的硬件来完成远程现场升级。