所开发的客户报名信息自动加密信息安全管理系统包括：一级芯片响应上位机指令从DB中读取控制器芯片的时钟源特征，将时钟源特征编码为比特流并加密形成下行密文数据，再将下行密文数据传输至二级芯片，二级芯片将接收到的下行密文数据解码后加载至密钥生成电路，二级芯片将来自密钥生成电路的响应值加密形成上行密文数据，返回至一级芯片，一级芯片将接收到的上行密文数据解码后与预设的标准数据比对，得到身份核验结果。

本系统具有以下特征：

1、密钥生成电路利用集成电路制造过程中的工艺参数偏差，在相同的电路结构下产生多个不同的密钥数据，实现具有芯片身份标识的硬件函数功能；

2、密钥生成电路选自SRAM PUF电路、RingOscillator PUF电路或基于互联电容的PUF电路；

3、SRAMPUF 利用 SRAM 存储单元的固有随机性，通过对SRAM 的读写操作来产生不可复制的密钥；

4、Ring Oscillator PUF 利用环形振荡器电路的随机频率特性，通过对环形振荡器的启动和停止来产生不可复制的密钥；

5、基于互联电容的 PUF利用电容的微小差异来产生唯一的密钥；

6、一级芯片设有位流加密模块和片上位流解密模块，对于接收到的上行密文数据由片上的专用RAM存储，存放位置选自BBRAM或eFUSE；

7、上行密文数据仅通过JTAG端口传输，片上位流解密模块采用AES解密逻辑，不用于对上行密文数据进行解密的其他用途；

8、一级芯片对比特流的加密模式选自AES-CBC块加密或AES-GCM流加密，AES-GCM流加密带有GMAC信息校验模块；

9、一级芯片在接收到上行密文数据的同时，执行以下步骤：分别生成未加密的位流、使用独立密钥的加密位流、使用全1的加密位流、使用全0的加密位流，检查生成的各位流以验证是否进行了加密；在尚未进行编程的FPGA上检查硬件、测试FPGA解码器、测试上行密文数据的安全性。

10、检查硬件包括：使用设备编程器连接到FPGA，并通过JTAG下载未加密的数据，验证设计是否按预期运行；测试FPGA解码器包括：下载使用全零密钥加密的比特流文件，加载至eFUSE；测试上行密文数据的安全性包括：下载使用独立密钥加密的比特流文件，与预期配置比对。