1.抗辐射VDMOS功率场效应晶体管WVM3.1N40是我公司自主设计、研制的新型半导体器件。该产品是N沟道增强型的VDMOS，具有抗辐射、开关速度快、驱动功率小、安全工作区宽、温度稳定性好等特点，应用于武器装备、卫星、雷达、开关电源、高速开关、汽车电子、马达驱动等各种军事、工业和消费电子领域。抗辐射VDMOS功率场效应晶体管WVM3.1N40项目属于电子信息科技领域。   2.VDMOS是VerticaldoublediffusedMOS的英文缩写。它是由若干个单元并联组成的。VDMOS器件是电压控制型器件，器件在工作时，漏极与源极之间加正电压，输入信号加到栅极上，当输入信号为正电压并大于阈值电压时，在P表面将发生强反型，形成N型导电沟道，这时电流由n+衬底流向表面，经过N型导电沟道流向源极。反之，当栅极加负电压或电压小于阈值电压时，P区表面沟道消失，漏极电流为零。从而，通过加在栅极上的输入信号的大小就可以控制漏源之间的开通与关闭以及漏极电流ID的大小。   产品技术指标     最小值 典型值 最大值 单位   ID@TC=25℃ — — 3.1 A   IDM — — 12 A   PD@TC=25℃ — — 50 W   VGS — — ±20 V   RJC  — 3.0 ℃/W   V(BR)DSS 400 — — V   RDS(on)  — 1.8 Ω   VGS(th)        2 — 4 V   gfs        1.7 — — S   IDSS        — — 25 μA   IGSS        — — ±100 nA   td(on)        — 10 — ns   tr        — 14 — ns   td(off)        — 30 — ns   tf        — 13 — ns   VSD        — — 1.6 V   3.技术的创新点：I、二氧化硅加氮化硅双层栅结构；II、平面伪自对准工艺；III、采用P+区后注入工艺技术；IV、管芯背面采用三层金属化技术；V、无引线表面贴装金属SMD-0.5外壳封装；VI、平面终端技术。   4.设计成熟性：采用计算机辅助设计进行工艺和器件仿真。通过ISE的工艺仿真软件模块来模拟实际工艺的各个步骤，如氧化、光刻、CVD等，模拟器件制造的全过程，同时在模拟过程中调整氧化、退火的时间和温度，使器件达到合理的结构；再通过器件仿真来验证参数是否达标。仿真平台的建立使芯片的研制周期大大缩短，同时也改变了以往的只靠理论计算和经验摸索的设计方式，大大减小了设计的盲目性。经用户使用证明：产品设计合理，各项性能指标均符合设计要求，上机使用全部合格，完全满足用户的试用要求。   工艺成熟性：产品采用平面伪自对准工艺，先进行P阱注入，高温退火推结，再进行高质量薄栅介质层的生长，可以有效抗辐射。栅氧化层上采用多晶硅作为栅电极材料，多晶硅刻蚀后，源极P+、N+同时退火推进。在工艺生产过程中采用步进投影光刻技术、干法刻蚀技术、氧化层质量控制技术等关键工艺来保证产品的实现。实践证明：产品工艺稳定可行。   可靠性水平：产品在设计时就考虑了可靠性问题，在工艺上采用BPSG钝化层和回流技术使台阶处的尖角平坦化，避免氧化层缺陷的发生。改善烧结工艺，降低封装热阻，提高器件的散热性能及高温下长期工作的可靠性。进口平行缝焊机对产品进行封焊密封，保证器件的密封性。采用钼片作为芯片与管壳的过渡电极，也有效减小产品的热应力。外引线采用可伐材料和可伐加铜材料，减小玻璃绝缘子的热应力，提高玻璃绝缘子的耐温度冲击能力。使用无引线表面贴装SMD-0.5外壳封装，最大限度降低了引线电阻和电感，提高了开关速度。   5.为了巩固和维持研制成果，现已将所有设计和工艺成果形成文件，主要有设计文件、总工艺、分工艺、检验文件、详细规范等下发执行，且履行了验证、评审、确认程序。我们将这些成果应用于其他相关产品的生产，有效地指导了生产。目前已完成抗辐射场效应晶体管技术平台建设的任务，并利用该平台进行新的抗辐射新品的设计。   产品尚存问题： VDMOS产品抗静电能力较低；开关参数较国外产品偏大。   6.曾获陕西电子信息集团科技进步一等奖。